PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-199029

(43) Date of publication of application: 20.07.1992

(51) Int: CI.

G02F 1/136

G02F 1/1343

H01L 21/3205

H01L 27/12

H01L 27/146

H01L 29/784

(21)Application number: **02-331580**

(22) Date of filing:

29.11.1990

(71)Applicant:

FUJI XEROX CO LTD

(72) Inventor:


KOBAYASHI KENICHI

HAYASHI TERUTAKE

(54) MANUFACTURE OF THIN-FILM TRANSISTOR AND MULTILAYER WIRING

(57) Abstract:

PURPOSE: To suppress the generation of step disconnection to upper wiring by forming a between-layer insulating layer wider than the width of lower wiring in multilayer wiring. CONSTITUTION: Prior to forming the pattern of the channel protecting film 29 of a thin-film transistor by back exposure, a first resist pattern is formed wide above lower wiring 31 in multilayer wiring 13 through the insulating layer of a gate insulating film 26, a semiconductor active layer 27, the between-layer insulating layer 29' of the channel protecting film 29. After baking the first resist pattern, a second resist is applied thereon to perform the back exposure of both thin-film transistor part and multilayer wiring 13 part, and insulated face exposure is performed only on the multilayer wiring 13 part from the surface to develop the second resist, thus forming a second resist pattern. In this method, the between-layer insulating layer 29' can be formed wider than the width of the lower wiring 31 in the multilayer wiring 13. Step disconnection is not thereby generated easily to upper wiring 32.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑪特許出願公開

⑩ 公開特許公報(A) 平4-199029

© 1/136 G 02 F 1/136 1/1343 H 01 L 21/3205 27/12 27/146 29/784 識別記号

庁内整理番号

❸公開 平成 4年(1992) 7月20日

5 0 0 9018-2K 9018-2K

7514-4M

9056-4M 8233-4M

01 L 29/78 27/14 311 N . C

8233-4M 7353-4M

- 21/88

F査請求 未請求 請求項の数 1 (全11頁)

❷発明の名称

薄膜トランジスタ及び多層配線の製造方法

②特 願 平2-331580

②出 願 平2(1990)11月29日

@発 明 者 小 林

健一

神奈川県海老名市本郷2274番地 富士ゼロツクス株式会社

海老名事業所内

@発 明 者 林

輝 威

神奈川県海老名市本郷2274番地 富士ゼ

富士ゼロツクス株式会社

海老名事業所内

⑪出 願 人 富士ゼロツクス株式会

東京都港区赤坂3丁目3番5号

社

個代 理 人

弁理士 阪本 清孝

外1名

明细音

1. 発明の名称

薄膜トランジスタ及び多層配線の製造方法

2. 特許請求の範囲

基板上にゲート電極、ゲート絶縁膜、半導体活性層、チャネル保護膜を積層し、前記チャネル保護膜を狭んでオーミックコンタクト層と拡散防止層を分割して積層し、前記分割された拡散防止層の上にそれぞれソース電極とドレイン電極を形成した存膜トランジスタと、前記基板上に下部配線と上部配線とをマトリックス形状に形成した多層配線とを製造する方法において、

前記チャネル保護膜の絶縁層を着膜した後に第 1のレジストを積層する第1のレジスト積層工程 と、

前記第1のレジストの前記多層配線で前記チャネル保護膜を層間絶線層として利用する部分を残すよう第1の第光工程と第1の現像工程とを有する第1のレジストバターン形成工程と、

前記第1のレジストパターンをペークするペー

ク工程と、

前記第1のレジストパターンの上に第2のレジストを積層する第2のレジスト積層工程と、

前記基板裏面から露光する第2の露光工程と、 前記基板表面から前記多層配線部分のみを露光 する第3の露光工程と、

前記第2のレジストを現像して第2のレジスト パターンを形成する第2の現象工程と、

前記チャネル保護膜の絶縁層を前記第1のレジストパターンと前記第2のレジストパターンとをマスクとしてエッチング除去するチャネル保護膜の絶縁層エッチング工程と、

を具備することを特徴とする薄膜トランジスタ 及び多層配線の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は薄膜トランジスタ及び多層配線の製造 方法に係り、特に薄膜トランジスタのチャネル保 護膜を裏面露光により形成する際に当該チャネル 保護膜の絶縁層を多層配線の層間絶縁層としても 形成する薄膜トランジスタ及び多層配線の製造方法に関する。

(従来の技術)

従来の薄膜トランジスタ及び多層配線は、各種の電子デバイスに利用されているが、特に、ファクシミリやスキャナ等のイメージセンサに利用されている場合がある。

各薄膜トランジスタTi.jのゲート電極には、 プロック毎に導通するようにゲートパルス発生回路(図示せず)が接続されている。各受光素子11、で発生する光電荷は一定時間受光素子の寄生容量CDi.j(i=1~N.j=1~n)と薄膜トランジスタのドレイン・ゲート間のオーバーラップ容量に蓄積された後、薄膜トランジスタTi.jを電荷転送用のスイッチとして用いてブロック毎に順次多層配線13の線間容量CL!に転送蓄積される。

すなわち、ゲートパルス発生回路からのゲートパルスφG1により、第1のブロックの薄膜トランジスタT1.1~T1.nがオンとなり、第1のプロックの各受光素子11′で発生して寄生容量CD1.j等に蓄積された電荷が各線間容量CL1に転送器である。そして、各線間容量CL1に蓄積された電荷により各共通信号線14の電位が変化し、この電圧値を駆動用「C15内のアナログスイッチSWi(i=1~n)を顧次オンして時系列的に出力線16に抽出する。

そして、ゲートパルスøG2~øGnにより第2~

するものである。

TFT駆動型イメージセンサは、例えば、その等価回路図を第3図に示すように、原稿幅と略同じ長さのライン状の受光素子アレイ11と、各受光素子11′に1:1に対応する複数個の薄膜トランジスタTi.j (i=1~トi.j=1~n)から成る電荷転送部12と、多層配線13とから構成されている。

前記受光素子アレイ11は、N個のブロックの 受光素子群に分割され、一つの受光素子群を形成 するn個の受光素子11′は、フォトダイオード PDi.j (i=1~N.j=1~n)により等価的に表すことができる。各受光素子11′は各薄膜トランジスタTi.j (i=1~N.j=1~n)のドレイン電極にそれぞれ接続されている。そして、薄膜トランストリックス状にによるでは、マトリックス状にによるでは、マトリックス状にによるで共通信号線14及び負荷容量CLi(i=1~n)にそれぞれ接続され、更に共通信号線14は駆動用して15に接続されている。

第Nのプロックの薄膜トランジスタT2.1~T2.n からTN.1~TN.n までがそれぞれオンすることによりプロック毎に受光素子側の電荷が転送され、脳次統み出すことにより原稿の主走査方向の1ラインの画像信号を得、ローラ等の原稿送り手段(図示せず)により原稿を移動させて前記動作を繰り返し、原稿全体の画像信号を得るものである(特開昭63-9358号、特開昭63-6772号公報参照)。

上記従来の電荷転送部12の薄膜トランジスタ 及び多層配線13の具体的構成について、第4図 にその断面説明図を示して説明する。

従来の薄膜トランジスタは、ガラスまたはセラミック等の絶縁性の基板21上にゲート電極25としてのクロム(C r 1)層、ゲート絶縁限26としての変化シリコン(S i N x 1)膜、半導体活性層27としての水素化アモルファスシリコン(a - S i : H)層、チャネル保護膜29としての窓化シリコン(S i N x 2)膜、オーミックコンタクト層28としてのn+水素化アモルファス

シリコン(n+a-Si:H)層、拡散防止層4 1部分と42部分としてのクロム(Cr2)層、 その上に絶録層としてのポリイミド層40、更に その上にドレイン電極43部分とソース電極44 部分となるアルミニウム層及びa-Si:H層の 遮光用金属層としてのアルミニウム層30とを順 次積層した逆スタガ構造のトランジスタである。

そして、ドレイン電極43には受光素子の透明 電極からの配線30aが接続されている。ここで、 オーミックコンタクト層28は拡散防止層41に 接触する部分28a層と拡散防止層42に接触す る部分28b層と分離して形成されている。また、 拡散防止層41部分と42部分としてのクロム (Cr2)層はそのオーミックコンタクト層28 の28a層と28b層を覆うように形成されている。

従来の多層配線13の構成は、マトリックス形状の多層配線構造となっており、基板21上に下部配線31をクロム層で形成され、上部配線32 をアルミニウム層で形成され、上部配線31と下

ターン上に薄膜トランジスタのゲート絶縁膜26と、その上の半導体活性層27と、またその上のチャネル保護膜29を形成するために、SiNx 1、a-Si:H、SiNx 2の順に真空を破らずにプラズマCVD(P-CVD)により着膜する。ゲート絶縁膜26及びチャネル保護膜29の絶縁層は、同時に多層配線13における第1の絶縁層33a及び層間絶縁層29′をも形成するものである。

次に、ゲート電極25に対応するような形状でチャネル保護膜29のパターンを形成するためにゲート絶縁膜26上にレジストを塗布し、そして基板21の裏方向からゲート電極25の形状パターンをマスクとしてを用いて裏面露光を行い、現像して、エッチングを行う。これによりチャネル保護膜29のパターンが形成される。但し、この場合、多層配線13部分においても裏面露光により下部配線31上にチャネル保護膜29のSiNx層の層間絶縁層29′が形成されることになる。その上にオーミックコンタクト層28として

部配線32の間に薄膜トランジスタにおけるゲート絶縁膜25の窒化シリコン(SiNx1)膜から成る第1の絶縁層33a、薄膜トランジスタにおける半導体活性暦27として用いられた水素限トランジスタにおけるチャネル保護膜29と、下ランジスタにおけるチャネル保護膜29と、下戸いられた層間絶縁層29′(SiNx2)、それにポリイミド層40から成る第2の絶縁層33 bを介して、配線層がマトリックス状に配置されている。そして、上下配線の接続部分は、コンタクトホール34で接続されている。

次に、従来の薄膜トランジスタ及び多層配線の 製造方法について説明する。

まず、基板21上に、薄膜トランジスタのゲート電極25と多膳配線13の下部配線31となる第1のCェ(Cェ1)層をDCスパッタ法により着膜する。次にこのCェ1をフォトリソエッチング工程によりパターニングして、薄膜トランジスタのゲート電極25のパターンと多層配線13の下部配線31のパターンを形成する。Cェ1のパ

+ 型のa-Si:日をP-CVDにより着膜する。 次に、薄膜トランジスタの拡散防止層41、42 となる第2のCr(Cr2)層をDCマグネトロ ンスパッタにより着膜する。

次に、薄膜トランジスタの拡散防止層41、4 2のCr2をフォトリソ工程とエッチング工程で パターニングして、拡散防止層41、42のパタ ーンを形成する。薄膜トランジスタ部分をCF。 とO,の混合ガスを用いてエッチングすると、C r2とSiNxのない部分がエッチングされ、つまりa-Si:H層とn+a-Si:H層のパタ ーンが形成される。これにより、薄膜トランス タのオーミックコンタクト層28のn+型のa-Si:H層および半導体活性層27のa-Si: H層がエッチングされる。

次に、多層配線13部分については、別のフォトリソマスクを用い、コンタクトホール34が第 1の絶縁暦33aに形成されるようにパターニン グすることにする。

そして、イメージセンサ全体を覆うように第2

の絶縁層33bとなるポリイミド層40を塗布し、 プリベークを行ってフォトリソエッチング工程で パターン形成を行い、再度ベーキングする。これ により、各配線のコンタクト部分が形成される。 この後に、コンタクトホール34等の残ったポリ イミドを完全に除去するために、Descumを 行う。

次に、アルミニウム(A 1)をD C マグネトロンスパッタによりイメージセンサ全体を関うように着膜し、所望のパターンを得るためにフォトリソエッチング工程でパターニングする。これにより、薄膜トランジスタのドレイン電極43部分とソース電極44部分のアルミニウム層30、更にドレイン電極43への配線30 b 部分とソース電極44から多層配線13への配線30 b 部分、そして多層配線13にける上部配線32とが形成される。

最後に、パシベーション層(図示せず)である ポリイミドを盤布し、プリベークを行った後にフ

層と層間絶縁層29'のパターンが同じように形成され、その上にポリイミドの第2の絶縁層33 bを介して上部配線32が形成されることになる。

このように形成された多層配線13は、第4図に示すように、ポリイミド層40の第2の絶縁層33b上に形成された上部配線32に大きな凹凸ができ、上部配線32の形状で段差が大きくなるため、上部配線32に段切れを起こし易くなるとの問題点があった。

また、チャネル保護膜29で用いた層間絶縁層29'をパターニングする際に層間絶録層29'にサイドエッチが入り下部配線31のパターン幅より少し細いパターンにて形成されるので、サイドエッチが入った部分においては上部配線32と下部配線31部分の間が接近しているのために、その間にショートが起こり易くなるとの問題点があった。

本発明は上記実情に鑑みてなされたもので、薄 膜トランジスタ及び多層配線の製造方法において、 多層配線における上部配線の段切れを防止し、上 ォトリソエッチング工程でパターニングを行い、 さらにベーキングしてパシベーション層を形成す る。この後、Descumを行い、不要に残って いるポリイミドを取り除く。このようにして、薄 膜トランジシタ及び多層配線が製造される。

上記に示したように、多層配線部分において層間絶縁膜を多層にした従来技術としては、特開昭62-263680号公報、特開昭59-191353号公報、特開昭57-68050号公報記載の技術がある。

(発明が解決しようとする課題)

しかしながら、上記のような従来の薄膜トランジスタ及び多層配線の製造方法では、薄膜トランジスタのチャネル保護膜29のパターンを、正確にパターン形成ができる裏面露光により形成する場合に、多層配線13部分においても裏面露光が行われ、下部配線31のパターンとほぼ同様のパターンが下部配線31の上の層間絶線層29′にも形成される。従って、下部配線31のパターンの上に第1の絶線層33aを介してa-Si:H

部配線と下部配線との間に起こるショートを防止 できる薄膜トランジスタ及び多層配線の製造方法 を提供することを目的とする。

(課題を解決するための手段)

上記従来例の問題点を解決するための本発明は、 基板上にゲート電極、ゲート絶縁膜、半導体活性 層、チャネル保護膜を積層し、前記チャネル保護 膜を挟んでオーミックコンタクト層と拡散防止層 を分割して積磨し、前記分割された拡散防止層の 上にそれぞれソース電極とドレイン電極を形成し た薄膜トランジスタと、前記基板上に下部配線と 上部配線とをマトリックス形状に形成した多層配 線とを製造する方法において、前記チャネル保護 膜の絶縁層を着膜した後に第1のレジストを積層 する第1のレジスト積層工程と、前記第1のレジ ストの前記多層配線で前記チャネル保護膜を層間 絶録層として利用する部分を残すよう第1の路光 工程と第1の現像工程とを有する第1のレジスト パターン形成工程と、前記第1のレジストパター ンをベークするベーク工程と、前記第1のレジス

トパターンの上に第2のレジストを積層する第2のレジスト積層工程と、前記基板裏面から露光する第2の露光工程と、前記基板表面から前記多層配線部分のみを露光する第3の露光工程と、前記を現像して第2のレジストペターンとを現像工程と、前記チャネル保護の絶録層を前記第1のレジストパターンとをマスクとしてエッチング除去するチャネル保護験の絶録層エッチングによるチャネル保護験の絶録層エッチングによるチャネル保護験の絶録層エッチングによるチャネル保護をあれることを特徴としている。

本発明によれば、薄膜トランジスタのチャネル保護膜のパターンを裏面露光により形成する前に、多層配線において下部配線の上部にゲート絶縁膜の絶縁層と半導体活性層とチャネル保護膜の層間 絶縁層とを介して幅広く第1のレジストパターンを形成し、この年1のレジストパタークした後に、この上に第2のレジストを塗布して薄膜トランジスタ部分と多層配線部分を裏面露光し、多層配線部分のみを表面から全面露光を行い、第

用いて説明する。

(作用)

選明な絶縁性の基板21上にゲート電極26ととしてのクロム(Cr1)層、ゲート絶縁譲26ととしての窓化シリコン(SiNx1)膜、半ゴコマとしての窓化シリコン株化アモルファス29としての水素化アモルで、チャネ)ので、チャネンので、チャネンが、カーンので、チャネンが、大力で、カーンのでは、カーのでは、カーンのでは、カーンのでは、カーンのでは、カーンのでは、カーンのでは、カーのでは、カーのでは、カーンのでは、カーンのでは、カーンのでは、カーンのでは、カーンのでは、カーンのでは、カーンのでは、カーンのでは、カーンのでは、カーンのでは、カーンのでは、カ

遮光用金属層としてのアルミニウム層30は、 チャネル保護膜29を透過してa-Si: 日層に 光が入り込んで光電変換作用を引き起こすのを防 止するために設けられている。ここで、オーミッ

(実施例)

本発明の一実施例について図面を参照しなから説明する。

第1図は、本実施例に係る薄膜トランジスタ部 分及び多層配線部分の断面説明図である。第4図 と同様の構成をとる部分については同一の符号を

クコンタクト暦28は拡散防止暦41に接触する部分28a層と拡散防止暦42に接触する部分28b層と分離して形成されている。また、拡散防止圏41部分と42部分としてのクロム(Cr2)暦はそのオーミックコンタクト暦28aと28bを覆うように形成されている。

上記拡散防止層41、42のクロム(Cr2) 層は、ドレイン電極43とソース電極44のアル ミニウムの蒸着またはスパッタ法による着膜時の ダメージを防ぎ、オーミックコンタクト層28の n+a-Si:Hの特性を保持する役割を果たし ている。

そして、当該障膜トランジスタがイメージセンサに用いられている場合には、ドレイン電極43には受光素子の透明電極からの配線30aが接続され、ソース電極44には多層配線13へのアルミニウムの配線30bが接続されている。

また、上記半導体活性層 27 として p o 1 y - S i 等の別の材料を用いても同様の効果が得られる。

次に、マトリックス形状の多層配線13の構成を説明する。

また、多層配線13において、平行に配列された信号線の配線の間にアース線を配置することも 考えられる。これにより隣接する配線間における

を2000A程度の厚さで順に真空を破らずにプラズマCVD(P-CVD)により着膜する(第2図(b)参照)。真空を破らずに連続的に看膜することでそれぞれの界面の汚染を防ぐことができ、S/N比の向上を図ることができる。ゲート絶縁膜26の絶縁層は、同時に多層配線13における第1の絶縁層は、同時に多層配線13における層間絶縁層29′をも形成するものである。

ゲート絶縁膜26の絶縁層(SiNx 1)をP -CVDで形成する条件は、落板温度が300~ 400℃で、SiH, とNH, のガス圧力が0. 1~0. 5Torrで、SiH, ガス流量が10~5 0sccmで、NH, のガス流量が10~300sccmで、RFパワーが50~200Wである。

半導体活性層27の a - S i : 出膜をP-C V Dで形成する条件は、基板温度が200~300 でで、S i H 。のガス圧力が0.1~0.5 Torrで、S i H 。がス流量が100~300 sccsで、RFパワーが50~200 Wである。

クロストークの発生を防止することができる。

次に、本実施例の薄膜トランジタ(TFT)及び多層配線の製造方法について、製造プロセスを示す薄膜トランジタ及び多層配線の断面説明図である第2図(a)~(k)を使って説明する。

チャネル保護膜29の絶縁階(SiNx2)をP-CVDで形成する条件は、基板温度が200~300℃で、SiH」とNH。のガス圧力が0.1~0.5Torrで、SiH」ガス流量が10~50sccmで、NH。のガス流量が100~300sccmで、RFパワーが50~200Wである。

スト46'を塗布する(第2図(d)参照)。

つまり、多層配線13部分において裏面露光を 行った際に、下部配線31上に形成された第1の レジストパターン45がポストベークが施されて いるために、第1のレジストパターン45は裏面 露光によって感光しにくくなり、従って現像液に も不溶となる。そのため、第2のポジレジスト4 6′の感光した部分が現像されて溶解しても、第 1のレジストパターン45は層間絶縁隔29′上

を行う (第2図 (g) 参照)。但し、拡散防止層 41、42上のレジスト47は、剥離せず、残し ておくことにする。

そして、薄膜トランジスタ部分及び多層配線1 3部分をCF、とO。の混合ガスを用いたドライエッチング又はフッ硝酸系のウェットエッチングを行うと、Cr2とSiNx2のない部分がエッチングされ、つまりa-Si:H層とn+a-Si:H層のパターンが形成される(第2図(h) 参照)。

これにより、薄膜トランジスタのオーミックコンタクト層28のn+型のa-Si:H層および半導体活性層27のa-Si:H層がエッチングされる。また、多層配線13部分についても、Cr2とSINx2のない部分がエッチングされ、多層配線13部分のa-Si:H層とn+a-Si:H層がパターニングされることになる。そして拡散防止層41、42上のレジスト47を剥離し、拡散防止層41と42のパターンが形成される。

に残ることになる。

このように形成された第1のレジストパターン45と第2のレジストパターン46に従って、HFとNH、Fの混合液でエッチングを行い、レジスト剥離を行って、薄膜トランジスタにおけるチャネル保護膜29のパターンと多層配線13における陽間絶縁層29′のパターンを形成する。

さらにBHF処理を行い、その上にオーミックコンタクト層28としてn+型のを一Si:HをSiHとPH,の混合ガスを用いたP-CVDにより1000人程度の厚さで着膜する。次に、薄膜トランジスタの拡散防止層41、42となる第2のCr(Cr2)層をDCマグネトロンスパッタにより1500人程度の厚さで着膜する(第2図(f)参照)。この時、それぞれの着膜の前にアルカリ洗浄を行う。

次に、薄膜トランジスタの拡散防止層41、4 2のCr層となるCr2をフォトリソ工程により、 そして硝酸セリウムアンモニウム、過塩素酸、水 の混合液を用いたエッチング工程でパターニング

次に、薄膜トランジスタのゲート絶縁膜26の基板21上における全体のパターンおよび多層配線13の第1の絶縁層33aにおけるコンタクトホール34を形成するために、SiNx1をSF、+C,CUF、の混合ガスを用いたフォトリソエッチング工程によりパターニングする(第2図(i)参照)。

そして、全体を置うように第2の路縁層33b
となるポリイミドを約1μm程度の厚さで塗布し、
160℃程度でプリベークを行ってフォトリソエッチング工程でパターン形成を行い、再度ベークを行い、再度ベークを行い、再度がある。これにより、ボールのドランジスタにおいては、アルミニウムとソースを開発を接続するコンタクトが表示を接続するコンタクトが表示を接続するコンタクトホール34が形成される。この後に、ホール34が形成される。この後に、ホール34が形成される。この後に、ホール34が形成される。この後に、ホール34が形成される。この後に、ホール34等の残ったポリイミドを完全に除去するために、の、でブラズマにさらすDescumを行う。次に、アルミニウム(A1)をDCマグネトロ

ンスパッタにより全体を覆うように約1μm程度の厚さで着腰し、所望のパターンを得るためにリン酸系の溶液を用いたフォトリソエッチング工程でパターニングしてレジストを除去する。これにより、薄膜トランジスタのドレイン電極43へには44m分、ドレイン電極43への配線30a部分、ソース電極44から多層配線13への配線30b部分、さらに多層配線13について上部配線32とが形成される(第2図(k)参照)。

最後に、パシベーション暦(図示せず)である ポリイミドを厚さ3μm程度塗布し、ブリベーク を行った後にフォトリソエッチング工程でパター ニングを行い、さらにベーキングしてパシベーション ヨン暦を形成する。この後、Descumを行い、 不要に残っているポリイミドを取り除く。

本実施例によれば、薄膜トランジスタのチャネル保護膜29のパターンを裏面露光により形成する前に、多層配練13において下部配線31の上部にゲート絶縁膜26の第1の絶縁層33aと半

るために、上部配線32と下部配線31の間が接近することがなく、そのため上下配線間にショートが起こりにくくなって、信頼性の高い半導体装置とすることができる効果がある。

本実施例においては、第1のレジストパターン45を形成して、第2のポジレジスト46′を塗布した後に、まず基板21全体を裏面露光して、その次に多層配線13部分のみを全面露光をするようにしていたが、基板21全体の裏面露光と多層配線13部分のみの全面露光を同時に行ってもよいし、また、先に多層配線13部分のみを全面露光し、その後で基板21全体を裏面露光しても同様の効果が得られる。

(発明の効果)

本発明によれば、薄膜トランジスタのチャネル 保護膜のパターンを裏面露光により形成する前に、 多層配線において下部配線の上部にゲート絶縁膜 の絶縁層と半導体活性層とチャネル保護膜の層間 絶縁層とを介して幅広く第1のレジストパターン を形成し、この第1のレジストパターンをベーク 群体活性層27のa-Si:H層とチャネル保護 膜29の際間絶録圏29′とを介して幅広く第1 のレジストパターン45を形成し、この第1のレ ジストパターン45をベークした後に、この上に 第2のレジスト46′を盤布して薄膜トランジス 夕部分と多層配線13部分を裏面露光し、多層配 線部分のみを表面から全面露光を行い、第2のレ ジスト46′を現像して、第2のレジストパター ン46を形成し、第1のレジストパターン45と 第2のレジストパターン46に従ってエッチング して薄膜トランジスタのチャネル保護膜29のパ ターンと多層配線13の層間絶縁層29′のパタ - ンを形成する製造方法としているので、多層配 線13において暦間絶緑暦29′を下部配線31 の輻以上に広く形成でき、そのためポリイミド層 4.0上に形成される上部配線32には大きな凹凸 ができず、上部配線32の形状について段差が大 きくならないため、上部配線32に段切れが起こ りにくくなり、また、上部配線32と下部配線3 1の間に層間絶縁層29′が幅広く形成されてい

した後に、この上に第2のレジストを塗布して薄 膜トランジスタ部分と多層配線部分を裏面露光し、 多層配線部分のみを表面から全面露光を行い、第 2のレジストを現像して、第2のレジストパター ンを形成し、第1のレジストパターンと第2のレ ジストパターンに従ってエッチングして薄膜トラ ンジスタのチャネル保護膜のパターンと多層配線 の層間絶線層のパターンを形成する製造方法とし ているので、多層配線において層間絶録層を下部 配線の幅以上に広く形成でき、そのためポリイミ ドの絶縁層上に形成される上部配線には大きな凹 凸ができず、上部配線の形状について段差が大き くならないため、上部配線に殷切れが起こりにく く、また、上部配線と下部配線の間に層間絶縁層 が幅広く形成されているために、上部配線と下部 配線の間が接近することがなく、そのため上下配 線間にショートが起こりにくくなって、信頼性の 髙い半導体装置とすることができる効果がある。 4.図面の簡単な説明


第1図は本発明の一実施例に係る薄膜トランジ


スタ部分及び多層配線の一部の断面説明図、第2図(a)~(k)は薄膜トランジスタ部分及び多層配線部分の製造プロセスを説明する断面説明図、第3図は従来のイメージセンサの等価回路図、第4図は従来の薄膜トランジスタ部分及び多層配線の一部の断面説明図である。

- 11……受光素子アレイ
- 12……電荷転送部
- 13……多層配線
- 14……共通信号線
- 15 ······ 驱助用 I C
- 16……出力線
- 21……基板
- 25……ゲート電極
- 26……ゲート絶繰膜
- 27 半導体活性層
- 28……オーミックコンタクト層
- 29……チャネル保護膜
- 29′…届間轮録層


図

- 30……アルミニウム層
- 31……下部配線
- 32……上部配線
- 3 3 … … 艳綠層
- 34……コンタクトホール
- 40……ポリイミド暦
- 41、42……拡散防止層
- 43……ドレイン電極
- 44……リース電極
- 45……第1のレジストパターン
- 46……第2のレジストパターン
- 47……拡散防止層上のレジスト






特別平4-199029(10)



第 2 図



第 4 図

